FPGA硬件设计

FPGA硬件设计

对与电源方案的设计要注意以下几点:

  1. 器件要供几档电压
  2. 不同电压档的最大电流要求是多少
  3. 不同电压档是否有上电顺序(大部分fpga没有要求)
  4. 电源去耦电容应该如何分配和排布
  5. 电源电压是都需要设计特殊的去耦电路

电源电路

  1. FPGA器件电压分为三类:核心电压,I/O电压,辅助电压(如下载配置电压)
  2. FPGA 的I/O引脚通常会排布多个bank,同一个bank内的所有I/O引脚所提供的I/O电压是共用的,可以给不同的电压提供不同的I/O电压。

时钟电路设计与选型

  1. 系统运行的时钟频率是多少
  2. 是否有内部的时钟管理单元(如pll,dll),它的输入频率范围是多少?(查看器件手册进行确认)
  3. 尽可能选择专用的时钟输入引脚
  4. 时钟走线尽可能短,有条件找好包地处理
    由于FPGA器件内部使用的时钟信号往往不只是给单个寄存器使用,在实际应用中,可能成千甚至更多个寄存器使用同一个时钟信号,这样时钟源到达不同的寄存器间的延迟可能存在较大的偏差(通常称为时钟网络延迟),为了避免延迟过大,FPGA内部有“全局时钟网络的走线池”,通过专用的时钟网络走线,这个时差可以缩短在很小的范围内,对于尾部输入的时钟信号‘只要将晶振产生的信号接到全局时钟引脚,对于内部高速信号,通过工具软件自动识别此类信号,将默认走到‘全局时钟网络上’

复位电路注意事项

  1. 尽可能使用FPGA的专用复位引脚
  2. 上电复位时间的长短需要做好考量。(FPGA是基于ram结构的,他通常需要一颗用于配置的外部rom或FLSH进行上电加载复位时间过短,则分配FPGA没有足够的时间加载配置操作)

配置电路

FPGA和CPLD内部存储介质不同,cpld大多基于prom和flah来实现可编程特性,从新上电后还能够运行固有的配置数据,FPGA大多基于sram来实现可编程特性。点点后,sram数据丢失,因此FPGA通常外挂一个用于保存当前配置数据流和用户的程序的prom和flah芯片,称为配置芯片

Leave a Reply